HowardMei
2013-04-13 18:30:09 +08:00
看了一下觉得不可思议，Avalon ASIC 标称比 FPGA 方案快了几百倍，但是他们 tapeout 只花了几个月时间，很难想象这么短时间内能搞出这么彪悍的性能优化，完成架构调整、前仿、确认制程、后仿并跟foundry和封测厂确认shuttle出片，这么高效率，很多国内大的Design House都做不到，很像是某个高校教师利用早就搞了几年的科教芯片项目去干私活 —— 这也解释了为啥批量如此之小，还能上 tsmc的shuttle快速出货，一般小公司没这种待遇，大公司不允许乱开新产品线，只有各高校的微电子学院才有这种便利，各大foundry都安排固定shuttle给科研流片，最新的tsmc sdk、Mips IP Core和动辄几百万授权费的EDA也都免费用。
这种见光死啊，tsmc 可能不管，只要sdk不像前几年那样论坛上到处挂着，给谁流片都一样，但管芯片项目的学校领导或者项目官员，一旦发现这种挪用行为，肯定不会再让他们利用原来的流片途径、IP核/tsmc SDK甚至EDA工具，即便Avalon项目里有学校领导本人也不行，小小地搞没问题，大搞名不正言不顺。
走纯商业化路子，搞ASIC是个财务风险很大的事情，各种技术和非技术障碍，导致流片延期，烧掉几百万是眨眼间的事情。