弱内存序中， if 之后的 load 会不会早于 if 之前的 load 先 commit?

[hxndg]

简单来说就是这么一个流程

L1: Load a
C1: if (a != ok) goto L1
L2 : Load b
L3 : Load c

如果没有中间那个 C1，我能理解 L1，L2，L3 的结果以任意顺序 Commit 但是，有了中间那个 C1 之后，L2/L3 结果的 Commit 还能早于 L1 吗？ 弱内存序里，Commit 顺序还保持一致吗？

[hxndg]

Nmmm，我大致想明白了
> Multipile core platform one thread only pertain to execute like a one-thread.