清华-伯克利 RISC-V 国际开源实验室 诚聘

[RIOS]

RISC-V 国际开源实验室（以下简称 RIOS 实验室）于 2019 年 11 月在深圳揭牌成立，是以 2017 年图灵奖得主大卫·帕特森教授（ David A. Patterson ）及其核心团队成员为基础，以清华-伯克利深圳学院为依托单位成立的世界领先的 RISC-V 开源指令集架构 CPU 及产业生态体系创新前沿研究机构。

RIOS 实验室在大卫·帕特森教授的带领下，致力于研发以下六大技术，并将研发成果通过技术开源回馈社会, 加速学术和技术研发及产业生态的融合创新发展：
· 开源芯片设计
· 编译器优化和运行
· 低能耗边缘微架构
· 极低功耗高可靠存储及计算架构
· 基于开源架构的操作系统
· RISC-V 软硬件全供应链开源生态体系

🌟招聘职位：软件开发工程师
工作地点：深圳

岗位职责：
主要负责实验室 RISC-V 开源软硬件生态的相关研究，包括开源操作系统，编译器, runtime ，计算机系统架构设计，基于 RISC-V SAIL 指令集规范语言模型开发，应用性能和算法分析。
- 负责具体软件项目架构和模块的设计与实现
- 与跨国合作单位以及 RISC-V 基金会协作与开源项目技术管理
- 技术文档的撰写和汇报

岗位要求：
1.本科以上学历，计算机、电子工程等相关专业的硕士 /博士优先；
2.有编译器相关经验的优先（ LLVM/GNU ）；
3.熟悉 C, C++等编程语言；
4.熟悉 machine learning 相关算法和框架；
5.熟悉 Linux/Unix 操作系统，具有编写 Makefile, Cmake ，Shell/Python 脚本的能力；
6.完整软件系统开发，操作系统内核 (Linux, ChromeOS, OpenHarmony 等)，编译器开发经验者优先；
具备良好的沟通能力（中英文）和优秀的团队协作能力，思路清晰，逻辑性好。

🌟招聘职位: RTL 设计工程师
工作地点：深圳

岗位职责：
- 为实验室基于 RISC-V CPU 内核的机器学习 ASIC 芯片设计 RTL
- 微架构及实现 - 能够在功能、性能、功率和面积需求之间做出合理权衡
- 参与设计和代码审查
- 优化芯片的时钟及功耗
- 为模拟仿真过程中的芯片功能和性能调试提供支持
- 为 RTL 设计编写计时和功耗限制

岗位要求：
1.本科以上学历，硕士、博士更优，电子、计算机、物理、数学等相关理工科专业；
2.具备使用 System Verilog 进行 RTL 设计的经验；
3.良好的 Python/Perl/Tcl 脚本编写能力；
4.具备功耗优化相关知识- 对 RISC-V 指令集、CPU 体系架构、存储器分级体系有所了解将优先考虑；
5.熟悉 Pipeline 设计原理；
6.熟悉仿真技术为佳，如 Zebu, FPGA ；
7.英文听说读写能力熟练，优秀的学习能力、责任心和团队协作能力；
8.有跨地域、跨时区, 跨语言协作经验的优先考虑。

🌟应聘材料
1 ）本人简历（请包括：个人基本信息、近照、从大学起教育背景、工作简历、科研成果、通讯地址及联系电话等）；
2 ）能充分反映本人学术水平的有关材料，如：论著目录、代表性论文、论文被收录和引用情况、获奖情况和主要承担课题或工程情况、未来研究计划等。

🌟联系方式：
　联系人：张老师
E-mail： [e-mail]
（将邮件以“姓名 - 岗位（实习 or 全职）”命名，发送应聘材料到 [e-mail])
联系地址：广东省深圳市南山区南山智园 C3 栋

[xiaopang132]

我觉得 risc-v 架构是国产化的未来，祝好～

[xieren58]

只要是 risc-v, 都👍