为啥内存 DDR 代数越高 ,时序越差？

[520discuz]

别看 DDR5 和频率有大好几千 据说时序也比 DDR4 高 据说 DDR4 的时序也比 DDR3 高 据说时序越低速度越快 这岂不是逆向发展了？

[msg7086]

> 据说时序越低速度越快

同 频 下 时序越低速度越快。

[Xusually]

频率在提升啊 总的来说带宽是一直在提升的

[wiix]

时序中的 CL （ CAS 延迟）是相对于内存的时钟周期而言的，可以简单理解成“1/频率”，并不是简单的数值越大就越差，需要综合考虑 CL 和频率。
事实上 DDR 内存的核心频率一直没啥进步，从 1 代到 5 代都在 133MHz~200MHz 徘徊，而且每代初期的核心频率都偏低，再加上内存控制器和 BIOS 调教不成熟等原因，实际延迟（ aida64 上的 latency ）才会相对上代高端较差。

[elfive]

时序除以频率不才是实际延时么？