什么赛博坦科技，别闹了好吗，相关技术、概念和产品一直都在发展，benchmark 成绩的话谨慎看待。
1 、最早的时候, 没有核显这个概念，最多算是集显，俗称 IGP ，是主板 PCB 上独立的一个芯片；
2 、随后厂商将显示部分和芯片组中的北桥芯片合二为一，风靡了数年。以 intel 为例，之前 intel 销售的带集成显卡的北桥芯片型号均有一个 G 作为后缀，代表此款北桥芯片中有显示部分。
3 、不久以后，内存控制器被集成到了 CPU 中，那为啥 GPU 就不能这么做呢？ Intel 于 2011 年发布了基于 QPI 总线互联的胶水核显 CPU ，代号 Clarkdale 。参考资料
https://www.expreview.com/79385.html4 、AMD 收购了 ATI 以后，对于 CPU 和 GPU 协同工作的前景非常看好，推出了 HSA 联盟，HSA 特性包括很多分项，比如说共享电源管理、HSA-aware MMU （内存管理单元）、GPU Compute C++，而不仅仅是把 CPU 和 GPU 集成到一起。在这个背景下，AMD 在 2011 年发布第一代 APU ，GPU 和 CPU 不再是胶水，真正意义上的核显。
5 、2014 年 PS4 发布，使用了 AMD 的 APU Kaveri APU ，实现了名为 Heterogeneous Memory Management 的特性，CPU 的 MMU 和 GPU 的 IOMMU 共享相同的地址空间，从硬件层面实现“共同地址空间”。PS5 沿用了这个技术路线，AMD 有个叫 4700s 的型号，用的就是 PS5 阉割掉 gpu 的 soc ，使用 gddr6 做内存。
6 、看过 4700S 极客湾测评就知道，由于 gddr 频率和带宽大，但是 延迟高（ gddr6 vs ddr4 ，测评成绩来看，延迟 144.1ns vs 67.8 ns ），所以日常使用体验并不好。
7 、果子出场了，体验不好是吧，俺有钞能力啊。延迟高是吧，那我换 ddr ；功耗大是吧，那我上 lpddr ；带宽不够是吧，普通 ddr4 内存和控制器的位宽是 64 位，m1 用了 128bit 的内存控制器，m1 pro 使用了 256bit 的内存控制器，m1 max 是 512bit 内存控制器，带宽和延迟都齐活了。
8 、大模型时代来了，显存大小和带宽的重要性反而超过算力。苏妈一看，我生态不行，ROCm 是真打不过 CUDA ，堆料谁不会啊，APU 和 Chiplet 还是我历史强项。
MI300A - 6 XCDs (Up To 228 CUs), 3 CCDs (Up To 24 Zen 4 Cores), 8 HBM3 Stacks (128 GB)
MI300X - 8 XCDs (Up To 304 CUs), 0 CCDs (Up To 0 Zen 4 Cores), 8 HBM3 Stacks (192 GB)
其中 MI300A 就是一个最高 24 核，228CU ，128GB HBM3 内存的的 APU ，引用一下 AMD 的官方内容：
“AMD 的 Instinct MI300 APU 系列将与名为 SH5 的全新插槽兼容，允许使用最新的 Infinity Fabric 互连和新的互连交换机将最多四个此类芯片配置在一起，以实现更快的带宽和互连速度。该服务器解决方案将以 AMD Instinct 平台的形式出现，该平台由 8 个 MI300 芯片组成，具有高达 1.5 TB 的 HBM3 内存，全部采用行业标准设计。”
Intel 和 NV 也有类似的，其中 INTEL 的产品计划叫 Falcon Shores ，定于 2025 年发布。