Cacheline

Definition / 定义

cacheline（缓存行）：在计算机体系结构中，CPU缓存（L1/L2/L3）与内存之间进行数据传输与管理的基本单位；缓存通常以“行”为粒度装入、替换与一致性维护。常见大小为 64 字节（也可能是 32/128 字节等，依平台而定）。

Pronunciation / 发音

/ˈkæʃ laɪn/

Examples / 例句

The array fits in a single cacheline.
这个数组能装进同一条缓存行里。

False sharing happens when two threads write to different variables in the same cacheline, causing unnecessary coherence traffic.
当两个线程写入同一条缓存行中的不同变量时，会发生“伪共享”，从而引发不必要的缓存一致性通信开销。

Etymology / 词源

cache 来自法语 cacher（“隐藏、藏起来”），在计算机语境中指“高速缓存”。line 原意为“线、行”，在存储与体系结构里引申为“按行组织的数据块”。两者组合成 cache line，表示缓存按“行”进行装载与管理的块；写作 cacheline 属于技术语境中的合并写法。

Related Words / 相关词

• Cache
• Line
• Cacheline
• Cache Miss
• Cache Hit
• Prefetch
• Coherence
• False Sharing
• Alignment
• Latency

Literary Works / 文学与著作例

• Computer Architecture: A Quantitative Approach（Hennessy & Patterson）——讨论缓存层级与缓存行粒度对性能的影响。
• Computer Systems: A Programmer’s Perspective（Bryant & O’Hallaron）——讲解缓存、局部性与以缓存行为单位的访问代价。
• Operating Systems: Three Easy Pieces（Remzi & Andrea Arpaci-Dusseau）——在并发/性能相关章节中涉及缓存与共享数据带来的问题。
• The Art of Multiprocessor Programming（Herlihy & Shavit）——讨论并发数据结构与伪共享等与缓存行相关的性能现象。
• Intel 64 and IA-32 Architectures Optimization Reference Manual——以缓存行大小、对齐与预取为核心给出优化建议。